6月7日到12日，2026 IEEE射频集成电路研讨会（IEEE Radio Frequency Integrated Circuits，RFIC）在美国马萨诸塞州波士顿市举行，西安交通大学微电子学院有2篇论文入选。其中1篇来自桂小琰教授课题组，1篇来自李丹教授课题组。

桂小琰教授课题组的论文题目为An 8×64 Gb/s PAM-4 Retimed Optical Receiver with Forwarded Clock for UCle Compliant Optical I/O in 28-nm CMOS，第一作者为西安交通大学博士生何玉坤，并在现场作报告。兼容UCIe的光互连引擎I/O，是Chiplet时代光电融合的核心枢纽：它以UCIe的标准化互操作解决“异构集成”难题，以光互连的高带宽、长距、低功耗突破“电互连天花板”，为AI大模型训练、超算与下一代数据中心提供从封装到机架的统一高速互连底座，是算力基础设施从“电时代”迈向“光时代”的关键技术路径。针对业界先进的AI处理器(XPU)中不断提升的互连带宽密度要求，该工作提出一款面向兼容UCIe的光I/O(OIO)方案的8×64 Gb/s PAM-4重定时光接收机(ORX)，所提出方案可通过UCIe接口将光引擎(Optical Engine)与GPU/XPU/交换芯粒进行共封装集成，接收机端实现了2.55 pJ/bit的能效，和传统重定时可插拔光模块和线性可插拔光模块相比，分别提升72%和45%。该工作实现了迄今为止最高的重定时光接收机带宽密度，同时具有最优的带宽密度能效品质因数。国家自然科学基金委员会为本项目提供了科研经费支持。

李丹教授课题组的论文题目为A 200-Gb/s Low-Noise TIA in 28-nm CMOS，硕士研究生章飞扬及博士生杨健宇为共同第一作者。随着人工智能数据中心（AIDC）对带宽需求的指数级增长，高速、低噪声的光电接收前端成为瓶颈突破的关键。该论文展示了采用标准28nm CMOS工艺实现的200Gbps低噪声跨阻放大器（TIA），为这一挑战提供了高集成度、低功耗的解决方案。该TIA采用三级前端架构，结合电感峰化策略、单端转差分均衡器（S2D-EQ）以及线性CML输出缓冲级，在显著提升信号完整性的同时，有效抑制了噪声。实测结果显示，其跨阻增益达61.6dBΩ，光-电（O-E）带宽高达48GHz，输入参考噪声密度低至11.5pA/√Hz，能效为0.58pJ/bit。该芯片成功支持100GBaud四级脉冲幅度调制（PAM-4），验证了其在200Gbps速率下的可靠工作能力。该TIA满足下一代高密度光收发模块的需求，有望成为AI集群、超大规模数据中心内部互联及长距光传输系统的核心电芯片方案。该设计在CMOS工艺下实现了带宽、噪声与功耗的出色折中，无需依赖昂贵的高速化合物半导体工艺，为大规模商用部署提供了高性价比路径。

IEEE射频集成电路研讨会（IEEE Radio Frequency Integrated Circuits Symposium，RFIC）是射频、毫米波与无线集成电路领域最具权威性的国际学术会议之一，由IEEE微波理论与技术协会（MTT-S）和IEEE固态电路协会（SSCS）共同主办。RFIC以聚焦高频集成电路的前沿创新、强调设计与系统集成的紧密结合而著称，每年与美国微波周（IMS）同期举办，汇聚了全球范围内来自顶尖学术机构、半导体企业和系统厂商的研发人员。会议内容涉及射频前端、频率综合器、功率放大器、低噪声放大器、收发机架构、模数/数模转换、先进封装与天线集成、AI辅助设计以及面向5G/6G通信、雷达、物联网等应用的高性能集成电路，重点探讨如何在毫米波与超宽频带条件下突破电路线性度、效率、噪声和功耗等多维度的设计瓶颈，推动射频集成电路技术的持续进步。