近日，北京大学人工智能研究院唐希源课题组发布了一款面向高通道脑机接口的多尺度神经信号接口SoC，相关论文以“A Multiscale Neural Interface SoC with 89.5-dB DR 4.54μW Analog Frontend and 0.00013 mm2/Ch Spatiotemporal Spike Feature Extractor”为题在IEEE Custom Integrated Circuits Conference（CICC）会议展示。

图1：芯片显微照片

该脑机接口芯片集成了8通道跟踪缩放式模拟前端与256通道多尺度特征提取器，通过伪电阻嵌入式纹波抑制环路降低斩波频率，以仅0.18μW的参考功耗实现89.5dB动态范围；同时提出流式尖峰特征提取方法与数字存内计算局部场电位特征提取设计，实现尖峰与局部场电位的同步特征提取，将输出数据率压缩超过1500倍，且尖峰通路每通道仅需0.00013mm2面积，为高密度闭环脑机接口提供了高效解决方案。

脑机接口技术的发展，对神经信号采集电路提出了高密度、多通道集成的需求。而多尺度神经信息的融合，通过协同利用微尺度的尖峰（Spike）信息与宏尺度的局部场电位（LFP）信息，在神经解码与闭环调控中展现出独特优势。

图2：多尺度神经接口的挑战与提出的解决方案

然而，随着通道数目的不断增长，采集电路设计面临多重挑战。在模拟前端方面，转换并采集微弱神经信号时，基于电流型DAC的设计能效有限，而基于电容型DAC的设计则面临面积开销大与参考电源功耗高的问题。在数据处理方面，随通道数增长的数据率需要在片上完成特征提取，以降低存储与传输开销。然而，现有的尖峰时域特征提取方法每通道均需要大量缓存，而LFP特征提取则存在重复的固定权重搬运。此外，以往设计通常仅提取单一频段的神经特征，另一频段的信息则被丢弃，丢失多尺度神经活动信息。

针对上述挑战，研究团队提出了一款面向多尺度神经信号接口的系统芯片。该芯片的整体架构如下图所示：

图3：多尺度神经接口SoC系统框图

该芯片集成了8通道跟踪-缩放式模拟前端，采用跟踪式粗量化器扩展输入范围，结合连续时间ΔΣ调制器（CT-ΔΣM）细量化器实现高精度转换。针对CDAC架构中斩波纹波幅度与斩波频率成反比的限制，研究团队提出了伪电阻嵌入式纹波抑制环路（P-Res-RRL）技术。该技术利用CT-ΔΣM中PFD量化器的PWM调制输出控制伪电阻的偏置电压，使伪电阻、输入电容与ΔΣ环路虚地点构成纹波抑制环路，使斩波频率与纹波幅度解耦。该技术复用了原有电路器件，将斩波频率降低至先前工作的1/4，显著降低了参考功耗与输入阻抗增强的开销。结合低功耗三值钟控平均逻辑补偿CDAC失配，以及辅助放大器实现小面积的阻抗增强，该设计中的模拟前端在89.5dB动态范围下实现了0.009mm2的每通道面积与4.54μW的每通道功耗。

图4：跟踪-缩放模拟前端及所提出的为电阻嵌入式纹波抑制环路原理图

在特征提取方面，尖峰信号路径提出并采用流式特征提取方法，无需缓存完整的峰前波形即可实现时空特征提取。输入信号经带通滤波后，利用连续的3个采样点在单周期内完成NEO尖峰检测算子和二阶差分的计算。两步式尖峰检测器先通过噪声阈值筛选降低NEO算子执行开销，再对超出噪声阈值的采样使用NEO阈值验证。检测到尖峰后，捕获单元记录通道ID与峰值，并在检测点附近一定范围的中心脉冲检测区域内跟踪最大峰值，提取空间特征；同时，一阶二阶导数极值（FSDE）单元利用分配至每通道的存储器保留尖峰检出点前数据，提取时域特征。整个过程输入数据持续流过系统，无需进行高深度缓存或读回，仅需每通道8个存储字即可完成尖峰的检测与时空域特征提取。

图5：尖峰路径架构及流式尖峰检测与时空域特征提取示例波形

LFP信号路径包含多模式行缓冲器与基于数字存内计算（DCIM）的乘累加阵列。行缓冲器支持16抽头一维卷积，并可组合为32抽头FIR或64抽头Hilbert变换缓冲器，利用系数对称性与稀疏性将以上计算统一为16元素点积，由Booth编码的SRAM DCIM宏与8位权重执行的16×8矩阵向量乘法。权重固定的数字存内计算消除了权重搬运带来的开销，并支持多组系数并行计算。LFP路由器将DCIM输出循环用于多步特征提取。统计单元在尖峰与LFP路径间灵活分配16个通道，实现尖峰检测阈值的更新与LFP统计特征的提取。

图6：LFP路径与统计单元架构

基于上述创新技术，课题组研制了一款28nmCMOS工艺的多尺度神经接口系统芯片，并完成了完整的测试验证。芯片集成的模拟前端达到82.7dB的峰值SNDR与89.5dB的动态范围，每通道功耗仅4.54μW，其中参考功耗仅0.18μW，每通道面积仅0.009mm2。多尺度特征提取器在对256通道、30kS/s的神经信号进行处理时，可同步提取尖峰时空域特征序列与LFP时域、频域、以及瞬时相位特征，提取后输出数据速率降低超过1500倍，尖峰通路每通道面积低至0.00013mm2，尖峰功耗、局部场电位面积与功耗均与顶尖的单模态提取器相当。该芯片经大鼠在体神经记录实验验证，可实现多通道宽带神经信号的记录与处理。其在高能效、低噪声、高输入范围及大规模神经信号在线处理方面的优势，有利于该设计在神经解码与闭环调控等场景中广泛应用。

图7：在体实验照片与宽带信号

北京大学人工智能研究院博士生罗昊洋为论文的第一作者，唐希源为通讯作者，其他合作者包括北京大学集成电路学院王源教授与北京大学未来技术学院段小洁教授。